[10주차]제어장치(2), 기억장치

★ 기억 장치 분류

★ ROM과 RAM구조

 

Chapter 06. 제어장치

 

5. 파이프라이닝에 의한 속도 향상

1) cpu 클록 주파수

- 1Hz : 1초에 1개의 사이클 수행 --> 1개의 사이클을 수행하는데 걸리는 시간이 1초

* 주기와 주파수는 반비례 관계

- 단위 접두어 : 자주 사용하는 단위 알아두기!!

 

- 파이프라인 단계 수 'k'  , 실행할 명령어들의 수 'N' 일 때, 각 파이프라인 단계가 한 클록 주기씩 걸린다고 가정하면, 파이프라인에 의한 전체 명령어 실행 시간 T는?

T = k + ( N - 1 )

- 파이프라이닝의 속도 향상 결과

Sp = k x N   /  k + (N - 1)

 

 

Chapter 06. 기억장치

 

01. 기억장치 시스템의 개요

1. 기억 장치의 개요

- 주기억장치 : 중앙처리장치와 접근 통신이 가능한 기억장치

- 보조기억장치 : 당장 필요하지 않은 프로그램이나 데이터를 저장하고 있다가 필요로 하는 상황이 왔을 때, 주기억장치로 데이터를 전달하는 저장장치

 

2. 기억장치 종류와 특성

- 위치에 따른 분류

- ★용량에 따른 분류

   - 용량 : 기억 장치가 저장할 수 있는 데이터의 총량  --> 바이트, 워드로 나타냄

   - 워드 : CPU가 처리하는 명령어 길이나 내부에서 한 번에 연산할 수 있는 데이터 비트 수

             8, 16, 32, 64 비트로 길이 다양

- 전송에 따른 분류 : 내부 기억 장치에서 전송 단위는 기억 장치로 들어가고 나오는 데이터선의 수

                           워드 길이와 같거나 다를 수 있음

- 성능에 따른 분류

   - 액세스 시간 

   - 사이클 시간 : 액세스 시간과 다음 액세스를 시작하기 위해 필요한 동작에 걸리는 시간 --> 파괴적/비파괴적

   - 전송률(=대역폭) : 데이터가 기억 장치로 들어가거나 나오는 초당 비트 수

- ★액세스 방법에 따른 분류

  1) 데이터 위치에 따라 액세스 시간 상이

   - 순차 액세스 : 임의 위치의 데이터를 처음부터 순서대로 읽음

   - 직접 액세스 : 기억 장치의 각 FAT근처로 먼저 이동한 위치부터 순서대로 읽음

  2) 데이터 위치와 상관없이 액세스 시간 동일

   - 임의 액세스 : 기억 장치의 장소마다 고유의 주소가 있어 어떤 위치든 임의로 액세스 가능

   - 연관 액세스 

- ★물리적 특성에 따른 분류

   - 전원이 끊기면 데이터 소멸 여부에 따라 '휘발성' '비휘발성' 기억장치로 분류

   - 데이터를 읽으면 데이터 파괴 여부에 따라 '파괴적' '비파괴적' 기억장치로 분류

 

3. 기억장치 성능 평가 요소

: 기억 용량, 접근 시간, 사이클 시간, 기억장치의 대역폭, 데이터 전송률, 가격 등

** 기억장치의 성능을 평가하는 요소들은 서로 상관관계를 가진다.

    --> ★용량이 클수록, 속도와 가격은 낮을 수록 좋다.

 

02. 주기억 장치

1. 주기억장치의 동작

- CPU와 주기억 장치 사이의 데이터 전송 : CPU 내부에 있는 레지스터2개(MAR, MBR)과 제어 신호 3개(읽기, 쓰기, 칩 선택 신호)를 통해 이루어짐

- MAR : 메모리 액세스 시 특정 워드의 주소가 MAR에 전송

- MBR : 레지스터와 외부 장치 사이에서 전송되는 데이터의 통로 기억장치의 '대역폭'

 

2. 기억 장치의 용량 표현

- n비트 : 주소 버스의 길이   / m : 워드 당 비트 수

- ★MAR의 비트 수 = 주소 버스 길이, 워드 개수는 2의 n제곱

- ★MBR의 비트 수 = 워드 당 비트 수 = 데이터 버스의 길이m

ex) 기억 장치의 용량이 1024 x 8 이라면 MAR과 MBR은 각각 몇 비트?

--> 1024를 2의 10제곱으로 바꾸면 MAR = 10비트, MBR = 8비트이다.

 

3. 워드의 저장 방법

- 바이트 주소와 워드 주소로 분류

- 엔디안 : 기억 장치에 바이트를 배열하는 방법

  - 리틀 엔디안 : LSB부터 차례대로 저장

                      숫자 연산 편리(= 컴퓨터가 보기 쉬움)

  - 빅 엔디안 : MSB부터 차례대로 저장

                   사람이 읽기 쉬움, 디버깅 편리

 

4. 반도체 기억 장치

쓰기 기능, 휘발성과 비휘발성, 재사용 여부 등에 따라 분류된다.

1) ★ROM : AND게이트(디코더 구성=데이터 위치 결정)와 OR게이트(최소항을 합)로 구성된 조합 논리 회로, OR게이트 수는 ROM의 출력 선 개수

-구조

  - 기본구조

입력 변수 n개의 비트 조합은 주소, 출력선에서 출력되는 m개의 비트 조합은 워드

 

 

  - 32 x 4 ROM 내부 논리 구조 

    - 32는 2의 5제곱임. 따라서 n=5, m=4이다.

    - 디코더의 출력 32개가 각각 퓨즈로 연결되어 OR게이트에 입력 --> 내부 퓨즈 32 x 4 = 128개

 

-종류

  - 마스크 ROM : 데이터 영구적 저장

  - PROM : 사용자가 ROM라이터를 이용하여 프로그램을 할 수 있음, 변경불가

  - EPROM : 초기 상태로 복원할 수 있는 ROM, 복원 과정은 일정 시간 자외선 쪼이기

  - EEPROM : EPROM인데 복원 과정에서 전기 신호를 사용하여 지우는 PROM ex) 플래시 메모리

 

2) ★RAM : 휘발성, 일시적인 저장 장치, 데이터 읽기 쓰기 모두 가능, 메모리의 위치에 상관없이 액세스 시간 동일

- 종류

  - SRAM은 플리플롭을 사용해 정보 저장

  - DRAM은 커패시터에 전하를 충전하는 방식으로 정보 저장

- 구조

  - 4 x 4 RAM 내부 논리 구조 : 주소 비트 수=2, 데이터 입출력 선의 수=4

CS' = 0 이면 선택. R/W = 1이면 읽기

 

5. ★기억 장치 모듈의 설계

- 워드 길이 확장 : 워드 수 유지, 워드 길이 확장

   - 기억 장치 칩의 데이터 I/O 비트 수가 워드 길이 보다 적은 경우

     --> 여러 개의 칩들을 병렬 접속하여 기억 장치 모듈 구성

    ex) 16 x 4를 16 x 8로 만든다.

- 워드 용량 확장 : 워드 길이 유지, 워드 수 확장

  - 필요한 기억장소의 수가 각 기억장치 칩의 기억장소 수보다 많은 경우

    --> 여러 개의 칩들을 직렬 접속하여 기억장치 모듈 구성

    ex) 16 x 4를 32 x 4로 만든다.